台积电新制程阿尔特拉采用

更新时间：2012/3/23    |    阅读次数：1059次

晶圆代工龙头台积电（2330）预计明年将导入量产的3D架构多晶片技术CoWoS，已获得大客户可程式逻辑闸阵列（FPGA）大厂阿尔特拉（Altera）采用，双方将整合晶圆制造及封装测试等技术，共同开发出全球首颗整合多元晶片技术的三维积体电路（Heterogeneous3DIC）测试晶片。 　　 　　台积电布局的CoWoS系一种整合生产技术，先将半导体晶片透过ChiponWafer（CoW）的封装制程连接至矽晶圆，再把此CoW晶片与IC基板连结，整合而成CoW-on-Substrate（CoWoS）。将半导体连结于有厚度的晶圆片上的作法，可以避免在生产过程中造成扭曲变形的情况，台积电计画提供CoWoS生产技术全方位的整合服务，明年可开始进入生产阶段。 　　 　　台积电在28奈米世代提供的2.5DIC，已获得另一家FPGA大厂赛灵思（Xilinx）采用。这次推出的CoWoS技术则是首颗3DIC架构晶片，而首家与台积电合作的业者则是阿尔特拉。 　　 　　台积电指出，此项创新技术系将类比、逻辑、记忆体等各种不同晶片技术堆叠于单一晶片上组合而成，可协助半导体产业超越摩尔定律的发展规范，CoWoS整合生产技术能够提供开发3DIC技术的半导体公司一套完整的解决方案，包括从前端晶圆制造到后端封装测试的整合服务。 　　 　　 [来源:工商时报]